
2.3 逻辑门
如图2.3所示的非门等电路在数字电子中很常见,因此为每种门电路分配了符号表示,以便能够构建可以表示更复杂逻辑功能的更高层次的示意图。
非门的符号是一个在输出端带有一个小圆圈的三角形,如图2.4所示。
三角形代表放大器,意味着这是一种将较弱的输入信号转换为较强的输出信号的器件,圆圈表示取反运算符。
在非门的基础上可以开发更复杂的逻辑运算。
图2.5中的电路使用两个晶体管对输入1和输入2执行与(AND)运算。当两个输入均为1时,与运算的输出为1,否则输出为0。除非两个晶体管都已被输入1和输入2信号的高电平驱动,否则电阻R2将输出信号拉低。

图2.4 非门符号表示

图2.5 晶体管与门
表2.2是与门电路的真值表。简而言之,当输入1和输入2输入均为真(TRUE)时,输出信号为真(值1),否则为假(FALSE,值0)。
表2.2 与门真值表

与门也有自己的符号表示,如图2.6所示。

图2.6 与门符号表示
当A或B输入为1,或者两个输入均为1时,或(OR)门的输出为1。以下是或门的真值表。
表2.3 或门真值表

或门的符号表示如图2.7所示。

图2.7 或门符号表示
当A和B输入中只有一个输入为1时,异或(XOR)运算产生的输出为1。当两个输入均为0或者两个输入均为1时,输出为0。异或门真值表如表2.4所示。
表2.4 异或门真值表

异或门的符号表示如图2.8所示。

图2.8 异或门符号表示
与门、或门和异或门都可以用反相输出来实现,门的功能与上一节所述完全相同,只是输出是反相的(表2.2、表2.3和表2.4的输出列中的0替换为1,1替换为0)。具有反相输出的与门、或门和异或门的符号表示是在符号的输出端添加一个小圆,就像在非门的输出一样。具有反相输出的门称为与非(NAND)门、或非(NOR)门和异或非(XNOR)门。这些名字中的字母N表示非。例如,NAND表示NOT AND,其功能等同于与门后跟一个非门。
可以将简单的逻辑门进行组合来实现更复杂的功能。多路选择器是根据选择器的输入状态,从多个输入中选择一个并送到输出的电路。图2.9是两输入多路选择器的示意图。

图2.9 两输入多路选择器电路
I0和I1是两个一位的数据输入。当选择器输入A为高电平时,将I0的值送到输出Q;当A为低电平时,将I1的值送到输出Q。多路选择器在处理器设计中的一个用途是从多个数据源中选择一个作为输入数据来加载内部寄存器。
两输入多路选择器的真值表如表2.5所示。在该表中,值X是无关项,表示在确定输出Q时该信号是什么值无关紧要。
表2.5 两输入多路选择器的真值表

在任何时刻,如果电路输出仅取决于输入的当前状态,则这类电路称为组合逻辑电路,本节给出的逻辑门以及由它们组合而成的电路就是组合逻辑电路。目前,我们忽略传播延迟,并假设输出立即对输入的变化做出响应。换句话说,输出不依赖于先前的输入值。组合逻辑电路没有对过去的输入或输出进行存储。